Tài liệu Thư viện số

Danh mục TaiLieu.VN

Tối ưu hóa kiến trúc phần cứng bộ tạo ma trận ứng dụng cho hệ thống lọc biên ảnh tốc độ cao trên FPGA

Bài viết Tối ưu hóa kiến trúc phần cứng bộ tạo ma trận ứng dụng cho hệ thống lọc biên ảnh tốc độ cao trên FPGA trình bày phương pháp tối ưu phần cứng của bộ tạo ma trận nhằm thực hiện các khối xử lý ảnh tốc độ cao trên nền FPGA. Phương pháp này dựa vào cách bố trí các khối chức năng của FPGA để tối ưu hệ thống xử lý ảnh đáp ứng tốc độ xử lý dữ liệu thời gian thực.

Từ khóa: Xử lý ảnh tốc độ cao, Lọc biên ảnh, Xử lý dữ liệu thời gian thực, Phương pháp Canny, Kiến trúc chip FPGA

6 p tailieu_hepc 22/05/2023 34 0

Bình luận